COSMOシリーズ モデル700の下位機として1975年に発表された．仮想制御記憶方式の実用化による高性能ファームウェアの実現により，価格／性能比が高く，CPUへのLSIの採用や誤りの自動訂正，仮想制御記憶を用いたマイクロ診断などにより，信頼性が高い小型計算機システムであった．
CPUは，マイクロプログラムで制御されていた．マイクロ命令長は32ビットで，マイクロプログラムを格納する制御メモリは，ROMとRAM（WCS：書き込み可能制御記憶）の複合形式となっており，標準で，ROMが3.5キロ語，WCSが0.5キロ語載されていた．
マイクロプログラムでは，仮想制御記憶方式という独自のアドレス方式を採用し，8K 語から成る制御メモリの論理アドレスを，512語を単位ブロックとして物理アドレスにマッピングした．これにより，ROMのどこかのブロックに固定障害が発生した場合，そのブロックの内容を主記憶からWCSにロードし，そのROMにマッピングしていた論理アドレスをWCSにマッピングすることにより，CPUの動作を継続させることができた．また，ファームウェアの開発において，それが格納されるROMの論理アドレスをWCSにマッピングさせてWCS上で動作させることにより，デバッグが容易にできた．
命令処理の高速化のために，大型機で用いられていた先行制御方式を取り入れ，演算の実行と並行して，次の命令のフェッチを行った．先行制御もマイクロプログラムで実現した．
入出力処理装置には，内蔵型ディスクファイル入出力処理装置（IFA），高速入出力処理装置（SEL），ダイレクト入出力装置（DIO），多重入出力処理装置（MPX），回線制御処理装置（ICA），ダイレクト・メモリ・アクセス・チャネル（DMA）があった．これらは，CPUと一体化されており，DMAを除いて，CPUのマイクロプログラムの制御の下で動作した．これにより，入出力処理装置のハードウェアが単純化されると共に，マイクロ診断が可能となった．ただし，CPUの演算実行処理への介入時間を減らすため，IFAと高速入出力処理装置のデータ転送制御は，ハードワイヤード・ロジックによりサイクルスティール制御が行われた．
IFAでは，データ転送に間接データアドレス方式を可能とし，データ転送の途中でページ境界をまたがると，マッピング・テーブルを引いてアドレスを切り替えることにより，ページ・スキャタリングを自動的に行い，総合的な性能向上に寄与した．
オペレーティングシステムは，バッチ処理，遠隔バッチ処理，トランザクション処理，リアルタイム処理，TSS処理の5次元の処理形態と，シンビオント，および，スプーリングを同時に行い，8個のユーザ・ジョブを並列処理できるUPS（Universal Processing System）を搭載した．
MELCOM COSMOシリーズ モデル500の主な仕様は次のとおり.
| 主記憶 | 素子 | IC | |
|---|---|---|---|
| 容量 | 32KB〜512KB | ||
| 増設単位 | 16KB | ||
| 語長 | 16bit | ||
| 読み出し幅 | 32bit＋誤り訂正符号7bit | ||
| 自動誤り訂正 | 1bit誤り訂正，2bit誤り検出 | ||
| サイクルタイム | 0.8μs | ||
| CPU | データ形式 | 二進固定小数点（語，倍語） | |
| 論理数（1bit，byte，語，倍語） | |||
| 可変長文字（1〜256byte） | |||
| 可変長十進数（1〜16byte） | |||
| 浮動小数点（短精度：32bit，倍精度：64bit） | |||
| 命令語長 | 1語，2語，3語，4語 | ||
| 命令種類 | 160種 | ||
| アドレッシング | 直接，相対，インデックス，間接 | ||
| レジスタ | 汎用レジスタ | 16（うちインデックス・レジスタ3） | |
| 浮動小数点レジスタ | 2 | ||
| 演算速度 | 二進固定小数点加算 | 0.8μs | |
| 十進数加算（5桁） | 25μs | ||
| 32bit浮動小数点加算 | 12μs | ||
| 入出力装置 | 記憶容量 | ||
| 交換型磁気ディスク装置 | 50MB（転送速度806KB/s，平均アクセス時間38.3m） | ||
| 100MB | |||
| 200MB | |||
| カートリッジ磁気ディスク装置 | 10MB | ||
| 固定ヘッド磁気ディスク装置 | 1MB（平均アクセス時間8.3ms） | ||
| 磁気テープ装置（転送速度40KB/s，60KB/s，120KB/s） | |||
| カードリーダ | |||
| ラインプリンタ | |||
