【電気試験所】 ETL Mark VI トランジスタ式計算機

電気試験所ではETL Mark VIトランジスタ計算機を1965年3月に完成した．1959年に計画が開始され，当時の海外の超高速計算機を凌ぐものを実現するため予算も1億円とMark IVに比べると20倍になり，トランジスタによる高速基本回路，高速磁心記憶装置，ページアドレス方式，高速大容量固定記憶装置，高度な先行制御方式，高速演算回路，割り込み技術を駆使した入出力制御方式など，多くの新技術が開発された．高速基本回路は，トランジスタ電流スイッチとエミッタフォロワの組合せに2相のクロックパルスを適用したダイナミック回路である．論理の伴わない短時間の遅延には電磁遅延線が用いられた．これらの技術は少し変形して日立製作所のHITAC 5020に使用された．