EM-4は電総研を意味するETLのマシンの4番目の意であり，1986年から1990年にかけ，坂井修一，児玉祐悦他により，電子技術総合研究所で試作された1024プロセッサの記号処理用・シミュレーション用データフロー型並列計算機である．プロトタイプでは最高性能は1 GIPS，ネットワーク性能は14.63 GBpsを得た．1,000台程度の並列計算機を接続し，データフローの効率を高め，高速かつ柔軟なネットワークを実現すべく，アーキテクチャの検討，LSIの設計と試作，80プロセッサのプロトタイプ試作，Cコンパイラの開発などを経て開発された．LSIとしてはデータフロー用プロセッサチップEMC-Rを開発した．
SIGMA-1をはじめとする過去のデータフローマシンの使用経験から新しいデータフローのアーキテクチャが再検討されてきた．その結果，データフロー型，フォン・ノイマン型を融合したアーキテクチャを採用することになった．CRAY/XMPの21倍，SUN Sparc-330の94倍の高速性能が得られ，この経験はEM-X，RWC-1に継承されている．
（情報処理学会歴史特別委員会編「日本のコンピュータ史」（2010年，オーム社発行） p.199より編集）
