

数式処理計算機FLATS

相馬 嵩

理化学研究所情報環境室共同研究員（非常勤）

soma@postman.riken.go.jp 当時：理化学研究所情報科学研究室



FLATS開発の経緯

理化学研究所では、1975年頃より汎用計算機上で利用できる数式処理システムを使用し、電子ビーム収束偏向系設計公式の誘導などの成果を上げてきた。このような背景のもとに、より複雑な問題も処理可能な数式処理システムの開発が検討され、高性能な数式処理専用計算機を中心に、実用的な数式処理システムを構築するというプロジェクトが計画された。これはFLATSプロジェクトと呼ばれ、1979年から予算化され、5年度にわたり実施された（予算総額約4億円）。FLATS計算機は、理化学研究所の設計をもとに、三井造船（株）が製作した。その設計に際しては、富士通（株）の協力を得た。

東大教授であり、理研の主任研究員を兼務し情報科学研究室を主宰していた後藤英一は、当時ハッシングをLispに適用するHlispの着想を得て東大でその研究に没頭していた。そして数式処理システムの1つであるREDUCEをHlisp上で走らせることを考えた。REDUCEは組み込まれたSlisp上で走るかたちで汎用機に移植され、広く利用されていたが、後藤は「汎用機でREDUCEを走らせるのは靴の底から足の裏を搔くようなものだ」とよく言っていた。FLATSプロジェクトは、この話を聞いた特許課の吉田徹が関係部署に働きかけたのがきっかけで始まったといわれる。数式処理システムの問題点を明らかにし、プロジェクトの構想をまとめる目的で、1977年にREDUCEの創始者であるユタ大学のAnthony C. Hearnを招き、理研シンポジウムが

開かれた。

FLATSシステムの特徴

FLATSとはFormula, Lisp, Association, Tuple, Setの頭文字を並べたもので、開発した数式処理計算機において、高速化を目指す言語、処理方式、あるいは組み入れられるデータ構造を、それぞれ示している。システム全体はバックエンドプロセッサとしてのFLATS本体、入出力、保守運転管理を行うフロントエンドプロセッサとしてのサービスプロセッサ(SVP)からなる。

FLATSシステムの特徴といえる種々の高速化技法には：

- 高速処理を可能とする並列ハッシュ検索機構；
- Lisp基本操作および条件判定操作の高速ハードウェア化；
- 高速アクセスを可能にするデータ用個別のキャッシュメモリ；
- ゴミ集め専用命令群の採用；
- 先行制御による分岐、呼び出し、復帰命令実行時間の他命令への吸収；
- データ型の実行時検査；
- レジスタ用メモリの3ポート化とCPU命令の3オペランド化；
- 多倍長データ演算機構；
- 仮想メモリのハードウェア支援およびソフトウェアによる領域分割；

などが含まれる。詳しくは文献2), 3)を参照されたい。

FLATSのハードウェアはECL論理素子約23,000個、MOSおよびTTL論理素子約11,000個で構成される。これらを約2,000枚の16cm×10cmのプリント基板に実装した。プリント基板を格納する筐体は115cm×70cm×





図-1
FLATSの筐体

161cmの大きさで、324枚まで格納可能である。FLATSはこのような筐体7個で構成してある(図-1)。消費電力は全体で約100KVAであり、冷却には強制空冷方式を採用した。

FLATSの製作経過

後藤の構想¹⁾をもとに、命令セット、データ構造、アーキテクチャ等を決定し、仕様を確定するまでにはさまざまなアイデアを検討し、夜を徹して議論に議論を重ね、合宿と称して旅館に泊まりこみで作業を行うことも何度かあった。

FLATS設計製作に当たり、論理シミュレータなどハードウェア設計支援用ソフト、ハードウェアデバッグ用ソフトなどを用意した。また、ハードウェア資源の20%をレジスタへの読み書きなどの保守機能に当てた。

理研に搬入後、実装レベルの問題が発生し、ハードウェアデバッグ期間が予定より延びた。これは一部のプリント基板で発振が起こったためである。プリント基板採用に当たりコネクタリード線間の電磁的な結合係数など、大雑把な値は当たったが、発振を予知することはできなかった。しかしこの問題は、基板コネクタリード線の上に電波吸収材を挿入することで解決できた。

FLATSのソフトウェアとしては、SVP上にFLATSシステムのOSを、FLATS本体上にカーネルとLispを実現しREDUCEを走らせた。FLATS本体上のソフト開発はすべて汎用計算機上のクロスシステムの上で行われた。クロスシステムには、Syslisp(システム記述用言語)、Lispコンパイラ、Fap(FLATS Assembler)、Linker等が含まれる。これらソフトの規模を示すデータはないが、恐らく数万行に及ぶと思われる。

1984年FLATSの完成を記念して、RISC-LinzのBruno Buchbergerをはじめ、数式処理に関する世界的に著名な研究者多数を招き、理研シンポジウムが再び開かれた⁷⁾。

Problems	FLATS	M380
tarai(10 5 0)	900	1,392
tarai(12 6 0)	25,360	51,087
srev(0 1 2 3 4 5 6 7 8 9)	2,540	1,040
for I:=1:20 do (x+1)**10;	120	92
for I:=1:20 do df((x+1)**10,x,10);	180	132

表-1 実行時間 (ms)

FLATSの性能評価

表-1はFLATSと汎用計算機M380との性能比較を示す⁴⁾。基本素子速度またはクロックが8倍程度速い汎用計算機と同等以上の性能を上げ、Lisp専用アーキテクチャの有効性を示すことができた。

FLATS拾遺

FLATSが完成に近づいた頃、後藤はジョセフソン接合を用い磁束量子を情報担体に利用した2安定回路(QFP)を考案した。そしてこの素子を用いた超高速数式処理計算機FLATS2を作ろうという話も持ち上がった。QFPの研究は、その後、新技術開発事業団の創造科学技術推進事業「後藤磁束量子情報プロジェクト」として取り上げられ(1986年から5年間)、そのアーキテクチャ研究グループは、QFPの特性を生かした循環パイプライン方式の計算機を通常のIC素子を用いて製作し、その有効性を検証する研究を行った。この計算機はFLATS2と呼ばれたが、その製作にはFLATSの経験が大いに活かされた^{5), 6)}。

FLATSを作った人々

FLATSプロジェクトには後藤以下、理研の相馬嵩、稲田信幸、鈴木正幸、東大の佐藤三久、清水健太郎、平木敬らが参加した。プロジェクト推進に関係した各位に改めて感謝の意を表したい。なお本文中敬称はすべて省略させていただいた。

参考文献

- 1) 後藤英一: FLATSマシンの基本構想, bit, Vol.11, No.12, pp.1148-1157 (1979).
- 2) 平木 敬, 後藤英一: 数式処理計算機FLATSのアーキテクチャ, 情報処理学会論文誌, Vol.27, No.1, pp.81-89 (Jan. 1986).
- 3) 平木 敬: 数式処理計算機の研究, 博士論文, 東京大学 (1985).
- 4) Suzuki, M.: A Study on Algebraic Computation, DSc Dissertation, Univ. of Tokyo (1992).
- 5) Sato, M.: Exploiting Parallelism in Cyclic Pipeline Computer with an Optimizing Compiler, DSc Dissertation, Univ. of Tokyo (1990).
- 6) Ichikawa, S.: A Study on a Cyclic Pipeline Computer: FLATS2, DSc Dissertation, Univ. of Tokyo (1990).
- 7) Inada, N. and Soma, T. ed.: The Second RIKEN Intl. Symp. on Symbolic and Algebraic Computation by Computer, World Scientific, Singapore (1984).

(平成13年9月21日受付)