

解 説 ——日本における計算機の歴史——

日立における計算機開発の歴史——昭和 30 年代——*

浦 城 恒 雄**

1. まえがき

日立製作所における電子計算機の研究開発の歴史は昭和 26 年、当社中央研究所におけるアナログ計算機の研究開始に始まる。昭和 31 年にはディジタル計算機の開発に着手し、昭和 32 年 12 月にパラメトロン計算機 HIPAC MK-1 を完成させた。

通信機器の工場であった当社戸塚工場においても、昭和 32 年 6 月にはコンピュータ係が、翌 33 年 3 月にはコンピュータ設計課が誕生し、昭和 34 年 4 月にはトランジスタ計算機 HITAC-301 を完成させた。

以来 20 余年、歴史を振り返ってみると今更に感慨深いものがある。当社神奈川工場（昭和 37 年に戸塚工場より独立し、のち秦野市に移転）の一隅に、当社における計算機開発の歴史を示す展示室が設けられており、過去の製品の写真や表示などと共に、主要な構成部品が展示されている。この展示室に入るたびにハードウェア技術の進歩変遷の速さに驚くと同時に、昭和 30 年代における当社コンピュータ事業の揺籃期が懐かしくしのばれる。

上記の 2 つを皮切りに、昭和 37 年頃までの間に更に数機種の開発がおこなわれた。しかし当時わが国のコンピュータ需要の多くは輸入に頼っており、昭和 35 年でみると台数で約 60%、金額では約 75% が外国機であった。こうした状況から、技術格差の短縮のため米国企業との提携、技術導入が検討され、昭和 36 年 5 月 RCA 社との技術援助契約を締結し、中型事務用計算機 RCA 301 の国産化 (HITAC 3010) に着手した。翌昭和 37 年 8 月にはコンピュータ事業部が創設され、戸塚工場のコンピュータ部門は、神奈川工場として独立し、今日までの当社コンピュータ事業発展の土台が作られたのである。

•HIPAC 103	•HITAC 502
•HITAC 201	•HITAC 102
•HITAC 301	•HITAC 501
•HIPAC 101	•HITAC 4010
•MARS-1	•HITAC 5020
•HITAC 301	•HITAC 5020(試作)
•HIPAC 101(試作)	•HITAC 3030(MARS 101)
•HIPAC MK-1(試作)	•HITAC 3010

昭和 32 33 34 35 36 37 38 39 40
西暦 1957 '58 '59 '60 '61 '62 '63 '64 '65

図-1 30 年代の日立計算機の開発年表

本稿では、昭和 37 年頃までに開発あるいは開発に着手した機種について中央処理装置を主体に開発の背景や開発の経過、製品の概略などを述べる。図-1 に昭和 30 年代に当社において開発された計算機の年表を示す。

2. パラメトロン計算機

2.1 HIPAC MK-1

昭和 31 年秋、当時の当社電線工場（現在 日立電線株式会社）より中央研究所に対して、送電線の弛度張力の計算をする目的で、ディジタル計算機の開発の依頼がなされた。それまで中央研究所ではアナログ計算機の研究開発が先行し、のちに昭和 33 年プラッセルで開かれた万国博で金牌を受賞した繰返しポータブルアナコン WAC 301 が開発中であった。ディジタル計算機の方は調査検討段階であったが、この依頼をきっかけとして、開発にむかってスタートした。

この研究開発は高田昇平氏（のち神奈川工場長、現在 リンク社社長）を中心に、萱島興三氏（現在 神奈川工場副工場長）らが参画しておこなわれた。

当時のトランジスタは点接触型で、特性のはらつきが大きく、生産量も少なく高価であったのに対し、昭和 29 年東大理学部高橋研究室の後藤英一氏（現在 東京大学教授）によって発明されたパラメトロンは安価で信頼性にすぐれているとの判断から、すでに電子交換機への適用の検討が始められていた。上記の開発

* A History of Computer Development at Hitachi Ltd. in the 30's of Showa by Tsuneo URAKI (Kanagawa Works, Hitachi Ltd.).

** 日立製作所神奈川工場




写真-1 HIPAC MK-1




写真-2 HIPAC MK-1 のパッケージ

依頼に対し、短期間に実用に耐えうるプログラム記憶方式の計算機を開発するために論理素子としてはパラメトロンの採用を決定した。記憶装置としてはパラメトロン式2周波磁心記憶についてはまだ十分なデータがなく、当時もっとも見通しのよいと思われた磁気ドラムを採用することとした。

計算機全体の構成や演算命令の設定などの方式設計に当っては、ケンブリッジ大学の EDSAC、イリノイ大学の ILLIACなどを参考にしたが、独自の考案による命令アドレスによる番地変更方式や、紙テープのデータ入力に対して制御コードを設けてブートストラップ初期入力を容易にする方式などに工夫をこらした。

磁気ドラム記憶装置は、研究所の機械工作室で削り、東京通信工業(現在 ソニー)に依頼して γ -Fe₃O₄のコーティングを施し、磁気録音用のヘッドを対向させ、真空管で読み書きの増幅器とこれに関連するゲート回路を構成した。ドラムの直径は約 100 mm、ギヤで2倍に回転数をあげて 5,700 RPM、記憶容量 1,024 語(1語 38 ビット)とした。

パラメトロンはトロイダルコア 2 個を組合せ、キャ

表-1 HIPAC MK-1/101 性能概要

	HIPAC MK-1	HIPAC 101*
演算方式	2進並列 固定小数点 38ビット 1/4アドレス 2命令/1語 38種	2進並列 固定小数点 42ビット 1/4アドレス 2命令/1語 63種
演算速度	(除く待時間)	(除く待時間)
加減算	4 ms	0.5 ms
乗 算	8 ms	2.5 ms
除 算	160 ms	18.0 ms
記憶装置	磁気ドラム 容量 平均待時間	磁気ドラム 1,024語 5.3 ms
入出力装置	さん孔タイプライタ 光電式紙テープリーダ	さん孔タイプライタ 光電式紙テープリーダ
パラメトロン		
使用個数	約 4,000	約 4,500
励振	2 MHz	2 MHz
キーイング	10 kHz	20 kHz
所要電力	6 KVA	1.5 KVA

* 製品機の仕様 パリ展示会出品とは一部異なる。

リア 2 MHz、キーイング 10 kHz で動作させた。演算速度はパラメトロンで費やされる計算時間よりも磁気ドラムのアクセス時間が大きく影響するので、ドラムの回転位置に対するアドレス付けを変えて最適化をはかった。

開発着手後 1 年余り経過した昭和 32 年 12 月に、はじめてストアドプログラム計算機としての動作に成功した。最初に動かしたプログラムはバーローの数表と同一形式の数表をタイプライタで打出すもので、つづいて e や π の計算もやらせてみた。

翌 33 年初頭からは送電線弛度張力計算のプログラムテストに入り、電源開発只見幹線の設計に利用された。計算時間は 1 桁間当たり約 1 分で、結果の印刷に約 50 秒要したが、同様の計算を入手でやると約 7 時間かかった。

木製の架に、鉄製の枠をとりつけ、パラメトロンをのせたプラグインがむきだしに見え、ドラム用の真空管を冷やすために扇風機がうなり、天井近くに取付けられたギアの音もすごかったが、何はともあれ、日立における最初のディジタル電子計算機 HIPAC (Hitachi Parametron Automatic Computer) MK (Mark)-1 はこのようにして誕生した。なお本機は現在中央研究所の史料館に展示されている。

2.2 HIPAC 101

HIPAC MK-1 を見学された東大の山下英男教授らの御推薦もあって、昭和 34 年 6 月にパリで開催されるユネスコ主催の国際情報処理会議の展示会に出品す




写真-3 HIPAC 101

るために、MK-1 の設計、製作の経験にもとづいて改良を加えた HIPAC 101 の設計が昭和 33 年 4 月に開始され、約 7 カ月で完成した。主な改良点としては

- 1) 論理素子として、めがね形パラメトロンを採用。
- 2) 磁気ドラムの制御回路を真空管からトランジスタ回路に変更。
- 3) 6 単位紙テープを 8 単位紙テープに変更し、鍵盤、読取機、さん孔機、プリンタ、光電式読取機を任意組合せて動作可能とする。
- 4) 磁気ドラムの待時間を小さくするため、先取り用命令レジスタを用意。
- 5) パラメトロンの動作速度はキーイング 20 kHz に上げ、磁気ドラムの回転数も 9,000 RPM に上げ高速化をかる。
- 6) インデックスレジスタの多重修飾を可能とする。

などが実施された。磁気ドラム制御回路のトランジスタ化によって、飛躍的に小型になり、信頼度の上からも MK-1 に比べ、格段の向上がみられた。

昭和 34 年 6 月パリのグランパレで開かれた展示会に出品され、ロダンの「考える人」の絵をタイプライタでプリントし、好評を博した。

HIPAC 101 は試作と平行して戸塚工場コンピュータ設計課において製品化が進められ、昭和 35 年 7 月から製品としての出荷を開始した。

2.3 HIPAC 103

関西電力(株)において電力経済負荷配分装置(ELD)を計画するに当たり、これに適合する電子計算機の開発が必要になった。昭和 34 年にこの目的に合わせて高度の科学技術計算がおこなえる科学技術用計算機として HIPAC 103 の開発がスタートした。中央研究所における HIPAC 開発グループは昭和 35 年 2 月より

表-2 HIPAC 103 性能概要

演算方式	2 進並列 固定/浮動小数点	
語命令	48 ビット 13/4 アドレス 2 命令/1 語 110 種	
演算速度	固定 0.65 ms 2.3 ms 8.1 ms	浮動 1.3 ms 2.4 ms 6.9 ms
記憶装置	コア 磁気ドラム	1,024 語/4,096 語 8,192 語
入出力装置	さん孔タイプライタ 光電式紙テープリーダ 高速紙テープパンチ ラインプリンタ (最高 300 行/分) 1/2 インチテープ 700 K 語/リール 12 K 字/秒 最高 8 台	磁気テープ装置 バラメトロン 約 8900 トランジスタ 約 1500 ダイオード 約 2500
使用素子		

戸塚工場に移った。

主演素子としてはパラメトロンを引き継ぎ使用するが、記憶装置としては磁気コアを主とし、磁気ドラムを併用する方針とした。

データは 2 進 48 ビットを 1 語とし、命令は 1 語に 2 命令入れるペアドオーダ方式とし、アドレス部 13 ビットで、8,192 語のメモリをアドレス可能とした。このうち 1,024 語または 4,096 語の磁気コアメモリを実装し、残りは磁気ドラムを使用した。命令セットとしては科学技術計算に必須の浮動小数点命令を含む 110 種類を用意し、当時としては非常に豊富なものであった。

磁気テープ装置やラインプリンタを本体に接続して演算と同時動作させるために 64 語の磁気コアのバッファをもった入出力制御装置を開発した。

HIPAC 103 の最初のシステムは昭和 36 年 12 月関西電力に ELD 装置の一部として納入された。その後約 30 台が出荷され、当時としては大学研究所向きのベストセラーとなった。

HIPAC 103 用のソフトウェアとして、日立としてはじめて FORTRAN 系のコンパイラが作成された。それまでアセンブリやサブルーチンを主体としたものにとどまっていたが、HARP (Hitachi Automatic Rapid Program) 103 と名付けられて高級言語コンパイラとしてはじめてユーザに提供された。言語仕様的には当時の FORTRAN に準拠しながら、FORTRAN

を IBM の商品名と考えて別名をつけた時代であった。

パラメトロンは動作速度の大幅な向上に限界があり、本機の開発をもってパラメトロン計算機の開発は終了したが、当社計算機の歴史において果した役割は大変大きかったと云えよう。

3. パラメトロン計算機

3.1 HITAC 301

昭和 32 年 6 月に戸塚工場無線部無線設計課にコンピュータ係が設置され、翌 33 年 3 月無線部コンピュータ設計課が誕生した。それ以前にも研究課などでコンピュータやトランジスタ回路の調査検討が行われていたが、本格的に発足したのはコンピュータ設計課誕生のときといえる。この時の推進者は戸塚工場長滝田勝三氏（のち、初代コンピュータ事業部長兼神奈川工場長、現在トキオ油器社長）、コンピュータ設計課長岩間喜吉氏（のち、神奈川工場長、現在アルファ電子社長）であり、波多野泰吉氏（現在神奈川工場長）や竹内繁氏（現在バンテック・データサイエンス社長）らが参加した。




写真-4 HITAC 301




写真-5 HITAC 301 用プラグイン

当時、電気試験所（現在の電子技術総合研究所）において接合型トランジスタを用いた ETL-MK IV が高橋茂氏（現在当社コンピュータ事業本部次長）らを中心に開発され、昭和 32 年 11 月に完成していたが、日立としての最初のトランジスタ計算機は電気試験所の技術指導をうけて昭和 33 年 5 月ごろから開発に着手した。

ETL-MK IV の基本回路はダイオード論理と、コンデンサによる遅延回路とトランジスタ 1 コ用いた再生増幅器からなる単相のダイナミック型回路であり、回路方式はほぼそのまま採用した。10 進直並列演算方式、磁気ドラムの採用など方式的にも ETL-MK IV の影響を強く受け、中央研究所の HIPAC-MK 1 が技術計算を目的としたのに対し、事務用計算機を指向した。ETL-MK IV を手本にしながらも、語長を符号 +12 桁に拡張し、1 語に 2 命令入れるペアドオーダ方式とし、オーバフローの検出や、入出力用バッファレジスタの設置による演算と入出力装置の一部同時動作をはかるなどの工夫をこらした。また磁気ドラムは 12,000 RPM の高速性と 1,960 語の容量をもつ當時としては最高のものを狙った。

この日立初のトランジスタ計算機はパラメトロンの HIPAC に対して、HITAC (Hitachi Transistor Automatic Computer) 301 と命名され、着手後約 1 年たった昭和 34 年 4 月に完成し、戸塚工場で 2 日間の展示会を開いたのち、5 月に当時、東京都港区西久保町にあった日本電子工業振興協会に納入された。これが今日も続く HITAC ブランドの第 1 号である。

この計算機は一応完成して納入はされたものの、当社戸塚工場としてははじめて作った計算機、いわば試作品であり、動作マージンの不足、信頼性の不足に悩まされ、その調整テストに徹夜を重ねつつ技術力の不足と多くの教訓を身にしみて感じることができた。コネクタの信頼性不足、クロックパルスの負荷による変動、ダイオードの信頼性不足、部品の特性のばらつきによる回路マージン不足、光電式紙テープ読取機の停止特性や温度マージン不足などがあり、いわゆる MTBF が短くて、電子計算機における信頼度の重要さを強く関係者に認識させた。

また、調整作業の苦労を通じて、計算機は多数の論理回路からなるが、ブロック分けをうまくおこない、各々をきちんと動かしてから、ブロック同志を組合せてテストすることの必要性を痛感した。

1 号機の経験をもとに多くの改良設計がなされ、ま

表-3 HITAC 301/102 性能概要

	HITAC 301	HITAC 102
演算方式	10進直並列	10進直並列
語長固定	固定小数点	固定/浮動小数点
浮動	符号+12桁	符号+11桁 符号+2桁(仮数) 符号+9桁(指数)
命令	1/4アドレス 2命令/1語 99種	1/4アドレス 2命令/1語 120種 (除く待時間)
演算速度	(除く待時間)	固定 浮動
加減算	0.3 ms	0.5 ms 1.3 ms
乗算	0.8 ms	5.8 ms 5.2 ms
除算	6.8 ms	6.0 ms 5.5 ms
記憶装置容量	磁気ドラム 1,900語(一般) 60語(クイック) 3ms(一般)	磁気ドラム 4,000語(一般) 200語(クイック) 5ms(一般)
平均待時間		
入出力装置	光電式紙テープリーダ さん孔タイプライタ カード入出力装置	光電式紙テープリーダ さん孔タイプライタ 磁気テープ装置
使用電子	トランジスタ約800 ダイオード約10,000 基本クロック	トランジスタ約1,500 ダイオード約20,000 230 kHz

たカード入出力装置や磁気テープ装置も開発され、HITAC 301 に接続されて事務用計算機として完成した。引き続きコアメモリ(200語)の接続などもおこなわれた。

3.2 HITAC 102

電気試験所においては ETL-MK IV の完成に引続いて昭和33年より10進浮動小数点方式のETL-MK V の開発が、高橋茂氏、矢板徹氏(現在法政大学教授)、相磯秀夫氏(現在慶應大学教授)を中心に発足したが、機械の製作は当社に発注され、昭和35年5月に完成した。このMK V をベースに京都大学の清野武教授(現在大阪電気通信大学教授)坂井利之教授、矢島脩三氏(現在京都大学教授)らの指導と協力をえて改良設計が行われたものが、KDC(Kyoto-Daigaku Digital Computer)-1であり、当社の製品名 HITAC 102 である。

KDC-1 は昭和35年11月に完成し、京都大学に納入された。

3.3 HITAC 201

HITAC 301 の完成に引続いて昭和35年に、事務計算を主体とし、中企業を対象に安価で手軽に設置して運用のできる小型電子計算機という目標のもとに開発が始ったのが HITAC 201 であった。

価格については最小構成のものを当時としては破格に安い500万円程度を目標とし、構想を練りはじめ、

表-4 HITAC 201 性能概要

演算方式	10進直列
語長命令	固定小数点 符号+11桁 1/4アドレス 37種
演算速度	(除く待時間) 加減算 乗除算
記憶装置容量	4 ms 30 ms 磁気ドラム 4,000語 3.3 ms
入出力装置	光電式紙テープリーダ さん孔タイプライタ ラインプリンタ(120行/分)
磁気テープ装置速度	4 デッキ 0.5 m/秒 1,000 柄/秒
密度	2 柄/mm 30 万柄/リール
容量	




写真-6 HITAC 201

仕様案を社内の事務管理部門の人々にも提示して意見を求めながら検討が進められた。その結果、

- 1) 紙テープだけでは駄目で、なんとしても低価格の磁気テープ装置を開発し、ソートが可能な4台程度のデッキ数を接続可能とする。
- 2) カナ文字入りラインプリンタを接続する。
- 3) 紙テープ入出力とタイプライタ機能をもつ万能入出力装置を数台接続可能とする。
- 4) 小形とはいえ記憶容量は4,000語程度もち、事務計算に便利な命令体系をもつ。
- 5) 電動計算機や会計機にくらべ、100倍程度の速度を有する。

などの目標設定がなされた。

基本回路は HITAC 301 のものを更に改良し、実装方式も変更して実装密度を向上させた。磁気ドラムは電電公社通信研究所の指導をうけ、メッキ方式によるものが、古谷勝美氏(現在東京商船大学教授)らにより、HIPAC 101 用に開発されていたが、更に大容量低コスト化し、ベルト駆動で 9,000 RDM, 100 V

1φ の磁気ドラムを開発した。

当時の磁気ドラムはコーティングが主流で、外部空気をとり入れた冷却方式を採用していたが、メッキ方式の採用と完全密封方式を特長とした当社の磁気ドラムは信頼度が高く、有力な武器となって発展した。HITAC 201 では磁気ドラムを記憶装置として使用するだけでなく、アキュムレータなどの各種レジスタを磁気ドラム上で一種の遅延メモリとして構成させて使用し、従来直並列であった演算回路も完全直列方式にすることと合せて論理回路数の削減をはかった。

磁気テープ装置としては、当時 KDC-1 用に当社として初めて開発したばかりであったが、低価格化のために、小型リール（容量 30 万軒）を探用し、速度は 1,000 軒/秒の仕様で、1 台の装置に 4 組のユニットを実装し、制御回路の共用化をはかった。しかし、いわゆる Read After Write 機能がなく（後に本機能について改良機を開発した）、信頼性が必要なときは、同じ情報ブロックを 2 回書いて使用するため実効的な容量や速度は更に半分になったが、とにかく小型システムにもソート／マージ可能な 4 デッキの磁気テープ装置が開発できて、HITAC 201 の目玉セールスポイントとすることに成功した。

この試作は昭和 36 年 3 月に完成し、本格的な小型事務用計算機の登場ということで市場の注目をあびた。

4. HITAC 5020

昭和 35 年 4 月、東大の真空管式計算機 TAC の中心的设计者であった村田健郎氏（現在 中央研究所技師長）と中沢喜三郎氏（現在 神奈川工場開発部長）が、当社戸塚工場に入社した。村田氏は早々にコンピュータ設計部の一部の人々に「Hitachi Very High Speed Computer 開発覚え書」という文書を提示した。

ここには後に HITAC 5020 の命令方式の基本となつた「FABM」方式の構想が示され、方式設計の出発点を示した覚え書であった。F (Function), A (A-reg, アキュムレータ), B (B-reg, インデックス レジスタ), M (Memory) で、A, B, M を統一的に扱うことを見意していた。すなわち AB 両レジスタは同一であり、0~15 番地としてメモリとしてのアドレスをもつという考え方である。語長はまだ 32 ビットではなく、36, 40, 48 ビットなどが案として示された。これは後ほど可変長データ処理の必要性から、語長を 32 ビットと

し、bitwise variable-length 方式が生みだされ、立教大学の島内剛一氏の協力もえて昭和 35 年末にはほぼ命令体系が収斂した。当時 IBM の STRETCH (7030) が 32 ビット / 64 ビットの語長を採用していたが、他には見当らず、磁気テープをはじめ入出力関係では 1 字を 6 ビットとして表現していたため、入出力データとの適合性が悪く、種々の議論を重ねた上での決定であった。なお 5020 という命名はずっと後ほどて当時は HITAC 302 と社内では呼ばれていた。

方式設計と平行して昭和 35 年 7 月から基本回路の検討が開始された。当時ではじめたばかりのメトランジスタ HS-106 を用いて実験を行い、クロック周波数で 20 MHz 前後を狙った。当時国内では数百 kHz が相場だったので、これは相当のチャレンジであった。昭和 35 年 12 月にはダイオード論理とエミッタフォロアと電流切替型の再生増幅器という方式を決定し、ドットメサ型の HS-510（後の 2SA 247）を用いて 18 MHz で動作できる見通しを得た。

上に述べた FABM 方式は従来の方式に比べ、多数のレジスタを必要とした。これを基本回路で構成したのではコストが高すぎるが、当時カラー TV 用として開発がおこなわれていた電磁遅延線を用いて、1 本のケーブルに 18 ビット程度の情報を遅延メモリとして記憶させることができた。

当時の代表的大形計算機であった IBM 7090 みなみの処理能力をもつ大形機をこの 2 つのハードウェア技術の組合せにより、直列的な論理構造で実現できる見通しを得て昭和 36 年から数人のメンバで設計にとりかかった。

昭和 37 年 2 月には開発部隊は戸塚工場から中央研究所に移り、試作機の火入れは 11 月におこなわれた。この時点ではコアメモリが完成していなかったので、FABM 方式の特長をいかして 31 番地までの電磁遅延線メモリを用いて計算機としての動作確認をおこない、引続き 2,048 語のコアメモリを接続して昭和 38 年 5 月に第 1 回の試作を終えた。この試作機はのちに上野の国立科学博物館に寄贈され、国産の大形計算機第 1 号として展示されている。

試作を通していろいろな問題点が明らかになり、製品化設計に際しては各々改良の手が打たれた。トランジスタ ZSA 247 H ではスピードも少々不充分な上に構造的欠陥も判明し、その頃運よく登場はじめたエピタキシャルメサ系の 3966 H に変更された。大きな装置全体に高速のクロックパルス（2 相 18 MHz）を

表-5 HITAC 5020 性能概要

演算方式	2 進直列		
固定浮動小数点			
語長	32 ビット/64 ビット		
可変長データ			
命令	1½ アドレス (固定長データ)	2 アドレス (可変長データ)	128 種 (ソフトウェア命令合み)
演算速度	固定	浮動 (短語) (長語)	
加減算	8 μs	14~24 μs	16~26 μs
乗算	24 μs	36~38 μs	72~74 μs
除算	42 μs	74~80 μs	136~146 μs
記憶装置	コアメモリ		
容量	16~64 K 語		
接続入出力	カードリーダ/パンチ		
	ラインプリンタ (1,000 行/分)		
	紙テープリーダ/パンチ		
	磁気テープ装置 (120 K 字/秒)		
	磁気ドラム装置 (65 K 語)		




写真-7 HITAC 5020 試作機

位相のばらつきを最少限に押えて供給する方法にも改善がなされた。また第1次試作では入出力制御が貧弱であり、本格的なチャネル構造の入出力制御方式が検討され、磁気ドラムをはじめとする各種入出力装置のためのチャネルの設計試作がおこなわれ、昭和39年4月システムとしての試作を完了した。

翌40年4月、製品第1号機は京都大学に納入され、引き続き7月には電電公社通信研究所と東京大学に納入され、国産の大形機の誕生ということで大変な注目をあびた。

HITAC 5020 の開発に引き続いて、5020 と上位互換性をもち、4 ビットの直並列処理と、本格的な先行制御によって性能を 8~12 倍向上させた 5020 E/F の開発が始められ、昭和41年9月に試作機が完成した。

HITAC 5020 用のソフトウェアは昭和37年9月から中央研究所と神奈川工場でスタートし、当時としては本格的なモニタ（今でいうオペレーティングシステ

ム）を計画し、基本部分が昭和40年3月、モニタ1が9月に完成した。引き続きモニタ2,3 が開発された。

5. 実時間処理用計算機

5.1 MARS 1

今日「みどりの窓口」で親しまれている国鉄座席予約システムの最初の原型となった MARS (Magnetic-electronic Automatic Reservation System)-1 は国鉄鉄道技術研究所において穗坂衛氏（現在 東京大学教授）、大野豊氏（現在 京都大学教授）らを中心とするメンバによって計画・設計され、昭和33年当社に製作発注がなされ、戸塚工場において谷恭彦氏（現在 ソフトウェア工場長）を中心にプロジェクトが発足した。

本装置はストアドプログラム方式ではなかったが、装置の中核に座席用ファイルとして記憶容量 60 万ビットの磁気ドラムをもち、演算制御回路部分は 2 組あって、それぞれ独立に動作するが正常時には互いに照合を行いつつ動作するように設計され、実時間使用における信頼性の向上をはかった。昭和34年に本装置は東京駅に設置され、調整テストがおこなわれ、東京駅や横浜駅など 10 カ所の窓口に設置された予約装置と接続された。このシステムは国産初のオンラインシステムとして、昭和35年2月より“つばめ”“はと”の座席予約の業務に使用された。

5.2 MARS 101 (HITAC 3030)

MARS 1 が試行的なものであったのに対し、MARS 101 は我が国における始めての本格的実時間情報処理システムであった。1 日 100 列車 3 万座席の予約を取扱うものとして設計されたシステムで、この中央処理装置が HITAC 3030 である。この設計も国鉄の強力な技術指導のもとで進められた。




写真-8 MARS-1

HITAC 3030 は 4,096 語のコアメモリ（サイクルタイム $10 \mu s$, 1 語 40 ビット）をもち、1 語に 2 命令を入れたペアドオーダ方式であった。

実時間情報処理用という立場から、2 進演算を主体としていたが、2 進化 10 進の加減算を持ち、フィルタレジスタを用いた 1 語中の部分に対する処理や、1 命令または 2 命令の繰返し演算機能など目新しいユニークな工夫がこらされていた。また高度の割込み機能を備え、メモリを時分割使用するデータチャネルと、チャネル制御にもメモリを利用する入出力チャネルを備え、入出力装置の同時使用性を大幅に高めた点にも特長があった。

昭和 38 年国鉄秋葉原センタに納入され、全国各地の 83 台の端局装置と電信回線一電信交換機を経て接続され、各種の試験が実施された後、昭和 39 年初頭よりサービス開始となった。

HITAC 3030 は更に全日空の座席予約システムや東海銀行の為替交換システムなどのオンラインシステムにも用いられた。

5.3 制御用計算機

電力、鉄鋼、化学工業などにおいて、従来多数の記録計を用い人手により整理していたデータを、自動的に処理するためのデータロガー用計算機の要求がおこり、中央研究所で進められていた HITAC バイロットの設計をベースに昭和 34 年から戸塚工場で開発が始まった。磁気ドラム 1,024 語（1 語 20 ビット）をもつ 2 進法計算機で、せん孔タイプライタや光電式紙テープ読取機の他に A-D 変換器および D-A 変換器が接続され、HITAC 501 と命名され、昭和 35 年 9 月に完成し、関西電力東大阪変電所に納入された。当社の制御用コンピュータ第 1 号である。

引き続き昭和 35 年から中央研究所と戸塚工場で、501 と比べてコアメモリの接続、語長の拡大、インデックスレジスタの付加などをはかった HITAC 502 が開

表-6 制御用計算機性能概要

	HITAC 501	HITAC 502	CODAL 1000	HICOM 2000
演算方式	2 進直列 固定小数点	2 進直列 固定小数点	2 進直列 固定小数点	2 進直列 固定小数点
語長	20 ビット	24 ビット	15 ビット	20 ビット
命令	31 種	61 種	16 種	27 種
演算速度				
加減算	0.21 ms	0.36 ms	0.6 ms	0.35 ms
乗除算	4.6 ms	6 ms	—	2.8 ms
記憶装置	—	192 語	512 語	4/8 K 語
コア容量	1,024 語	7,936 語	—	8/16/32 K 語
ドラム容量				

発され、昭和 36 年 5 月に完成した。

一方、上記の産業において用いられる各種設備の自動制御部分に計算機を応用する動きがおこり、当社では重電機関係工場（国分工場、現在 大みか工場）で昭和 34 年に研究開発が始まった。当初は用途別に専用の制御装置が開発されたが、次第に処理装置の統一が進められ、CODAL 1000, HICOM 2000 にまとめられた。

6. おわりに

今改めて振りかえると、現在にくらべると本当に数少ない陣容で次々と新しい計算機を開発していくたる勇気と熱意とバイタリティには驚くものがある。ソフトウェアの比重が少なかった点と技術進歩がはげしかった点もあるが、次第に統一された思想のもとでの開発の必要性を感じはじめた時代でもあった。

本稿では取上げなかったが、RCA からの技術導入にもとづき、昭和 37 年 7 月には HITAC 3010、昭和 40 年 5 月には 3010 と上位互換性をもつ事務用大形機 HITAC 4010 が開発された。

昭和 40 年代に入ると HITAC 8000 シリーズが生まれだされた。8000 シリーズは単なる国産化にとどまらず、昭和 30 年代に養われた自主開発力と、RCA より導入された技術の融合をはかり、共同開発や、自主開発もおこなわれ、製品群を強化した。制御用計算機としては HITAC 8000 シリーズの技術を使って HITAC 7250 の開発がおこなわれ、その後の HIDIC シリーズの端緒となった。

昭和 40 年代の歴史は本稿の統編として、いつの日か誰かによって執筆されるであろう。

本稿執筆にあたっては当社内の多くの方に協力していただいた。特に三井忠夫氏、萱島興三氏、中沢喜三郎氏には草稿を用意していただき、また木村孝二氏には資料の収集に協力していただき、改めて感謝の意を表したい。

参考文献

- 1) 萱島 ほか：ディジタル計算機 HIPAC MK-1 の論理設計について、日立評論 別冊 27, pp. 71 ~81 (1958).
- 2) 高田：HIPAC I の使用経験、昭和 33 年度電気通信学会全国大会シンポジウム予稿, pp. 47 ~54 (1958).
- 3) 高田 ほか：ディジタル形電子計算機 HIPAC-101 について、日立評論 別冊 34, pp. 3 ~8 (1960).

Aug. 1978

- 4) 薩島 ほか: 科学用パラメトロン計算機 HIPAC 103, 日立評論 Vol. 44, No. 7, pp. 103~109 (1962).
- 5) 三井 ほか: HIPAC 103 電子計算機システム用 H-145 形磁気テープ装置, 日立評論 Vol. 46, No. 9, pp. 56~59 (1964).
- 6) 太田 ほか: 事務用電子計算機 HITAC 301, 日立評論 Vol. 44, No. 7, pp. 87~95 (1962).
- 7) 太田 ほか: ディジタル計算機 HITAC 102-B について, 日立評論 Vol. 42, No. 12, pp. 60~63 (1960).
- 8) 波多野 ほか: 汎用小形電子計算機 HITAC 201, 日立評論 Vol. 44, No. 7, pp. 97~102 (1962).
- 9) 堂免 ほか: HITAC 201 のソフトウェアシステム, 日立評論 Vol. 45, No. 7, pp. 65~70 (1963).
- 10) 熊谷: 磁気ドラム, 日立評論 Vol. 41, No. 9, pp. 40~47 (1959).
- 11) 古谷: ディジタル計算機用磁気テープ記録装置, 日立評論 Vol. 43, No. 9, pp. 87~91 (1961).
- 12) 古谷 ほか: ディジタル電子計算機用大形外部磁気ドラム記憶装置, 日立評論 Vol. 46, No. 2, pp. 52~55 (1964).
- 13) 村田 ほか: 大形電子計算機 HITAC 5020 の特長, 日立評論 Vol. 46, No. 4, pp. 76~83 (1964).
- 14) 酒井 ほか: 汎用大形電子計算機 HITAC 5020 のソフトウェアシステム, 日立評論 Vol. 46, No. 7, pp. 55~58 (1964).
- 15) 中沢 ほか: HITAC 5020/5020 E の開発当時のこと, 東大大型計算機センタ 10 年のあゆみ, pp. 106~119 (1976).
- 16) 穂坂 ほか: MARS-101 座席予約中央処理装置, 日立評論 Vol. 46, No. 6, pp. 111~118 (1964).
- 17) 井上 ほか: MARS-101 座席予約システム用リアルタイムプログラム, 日立評論 Vol. 46, No. 6, pp. 101~105 (1964).
- 18) 三巻 ほか: 制御用電子計算機 HITAC 501, 502 について, 日立評論 Vol. 44, No. 7, pp. 113~117 (1962).
 (昭和 53 年 4 月 7 日受付)
 (昭和 53 年 5 月 9 日再受付)